硅NPN三极管的设计与平面工艺的研究

硅 NPN 三极管的设计与平面工艺的研究摘要 ：本文介绍根据所要求的设计目标设计出 NPN 三极管的工艺参数和各区参数，用抛光好的硅片通过氧化、 扩散、 光刻这三个最基本的平面工序， 制备出能用晶体管特性测试仪测试放大特性和击穿特性的硅平面 npn 晶体管管芯。 通过对所制备管芯特性的测试分析， 理解工艺条件对硅 NPN平面晶体管的参数的影响关键词 ：双极晶体管，工艺，放大倍数，击穿电压一、引言自从 1948 年晶体管发明以来，半导体器件工艺技术的发展经历了三个主要阶段： 1950年采用合金法工艺，第一次生产出了实用化的合金结三极管； 1955 年扩散技术的采用为制造高频器件开辟了新途径； 1960 年，硅平面工艺和外延技术的出现，是半导体器件制造技术的一次重大革新， 它不仅使晶体管的功率和频率特性得到明显提高和改善， 也使晶体管的稳定性和可靠性有了新的保证。 硅外延平面管，在超高频大功率、 超高频低噪声、 小电流高增益等方面都有了新的突破，达到了更高的水平。 在上个世纪，半导体器件制造中，硅外延平面工艺是最普遍采用的一种。有了硅平面工艺，才使人们早已设想的集成电路得以实现，为电子设备的微小型化开辟了新的途径。双极型晶体管是最先（ 1947 年）出现的三端半导体器件，由两个 pn 结组成，是两种极性的载流子（电子与空穴）都参与导电的半导体器件，通常有 NPN 和 PNP 两种基本结构，在电路中具有放大、开关等主要作用，高速性能尤其突出。近三十年来，金属 -氧化物 -半导体都场效应晶体管（ MOSFET ）技太迅速发展，双极型晶体管的突出地位受到了严重挑战，但它在诸如高速计算机、火箭和卫星、现代通信和电力系统方面仍是关键性器件，在高速、大功率、化合物异质结器件以及模拟集成电路等领域还有相当广泛的应用及发展前景。本实验我们根据所学半导体物理和微电子器件与工艺等知识设计出三极管基区、 发射区掺杂浓度和厚度等相关数据，同时也根据实验室的标准条件， 通过氧化、扩散、光刻这三个最基本的平面工序在抛光好的硅片制备出能用晶体管特性测试仪测试放大特性和击穿特性的硅平面 npn 晶体管管芯。二、 NPN硅晶体管的设计一、 设计目标：放大倍数 75, 击穿电压 60-80V ；n+ npE B C 图 1 晶体管结构（—）晶体管参数设计要求衬底电阻率为 3-6 · CM ， 查表得所对应的 Nc= 1510厘米 － 3。设 B、 E 区都为均匀掺杂。设： EN = 2010 厘米 － 3， BN = 1810 厘米 － 3，EW =1.3um. 用浅基区近似 ,则02 2020( )( )BE E EEpE ieE ieB B pw pnB ieBN N wdxD n n w Sp dxD n可写为：20 2nB ieBE EB pE B ieED nN WN D W n其中： nB nBpE pEDD =340/130=2.6( 由表一查得 )，22ieBieEnn = exp[( ) / ]gB gEE E KT =0.19（由图二查得）代入各数据求得 , β =75 时 ,WB =0.86um. 故 设计的 NPN 型晶体管的各数据为 :BN =1810 厘米 － 3，EN =2010 厘米 － 3，EW =1.3um, Wb =0.86um。基区宽度的验证：对于高耐压器件，基区宽度的 最小值 由基区的穿通电压决定。在正常工作下，基区不能穿通。当集电结电压接近雪崩击穿电压时，基区侧的耗尽层宽度为1/ 2021DS AmB CBODAANNX BVNqNN,,,,, （ 4）为正常工作， bW 应满足 b mBW X ，代入数据得，Xm B=0.39 um. 对于低频管，基区宽度 最大值 由 值确定。当发射率 1时，22nbbLW ，故基区宽度最大值可估计为：1/ 22maxnbbLW ,,,, （ 5）当 BN = 1810 厘米 － 3 时查表得： 47nbL m ， 取 4 ，代入数据得： Wb<11um所以有基区宽度范围：0.39um