硅NPN三极管的设计与平面工艺的研究

硅 NPN 三极管的设计与平面工艺的研究摘要 本文介绍根据所要求的设计目标设计出 NPN 三极管的工艺参数和各区参数，用抛光好的硅片通过氧化、 扩散、 光刻这三个最基本的平面工序， 制备出能用晶体管特性测试仪测试放大特性和击穿特性的硅平面 npn 晶体管管芯。 通过对所制备管芯特性的测试分析， 理解工艺条件对硅 NPN平面晶体管的参数的影响关键词 双极晶体管，工艺，放大倍数，击穿电压一、引言自从 1948 年晶体管发明以来，半导体器件工艺技术的发展经历了三个主要阶段 1950年采用合金法工艺，第一次生产出了实用化的合金结三极管； 1955 年扩散技术的采用为制造高频器件开辟了新途径； 1960 年，硅平面工艺和外延技术的出现，是半导体器件制造技术的一次重大革新， 它不仅使晶体管的功率和频率特性得到明显提高和改善， 也使晶体管的稳定性和可靠性有了新的保证。 硅外延平面管，在超高频大功率、 超高频低噪声、 小电流高增益等方面都有了新的突破，达到了更高的水平。 在上个世纪，半导体器件制造中，硅外延平面工艺是最普遍采用的一种。有了硅平面工艺，才使人们早已设想的集成电路得以实现，为电子设备的微小型化开辟了新的途径。双极型晶体管是最先（ 1947 年）出现的三端半导体器件，由两个 pn 结组成，是两种极性的载流子（电子与空穴）都参与导电的半导体器件，通常有 NPN 和 PNP 两种基本结构，在电路中具有放大、开关等主要作用，高速性能尤其突出。近三十年来，金属 -氧化物 -半导体都场效应晶体管（ MOSFET ）技太迅速发展，双极型晶体管的突出地位受到了严重挑战，但它在诸如高速计算机、火箭和卫星、现代通信和电力系统方面仍是关键性器件，在高速、大功率、化合物异质结器件以及模拟集成电路等领域还有相当广泛的应用及发展前景。本实验我们根据所学半导体物理和微电子器件与工艺等知识设计出三极管基区、 发射区掺杂浓度和厚度等相关数据，同时也根据实验室的标准条件， 通过氧化、扩散、光刻这三个最基本的平面工序在抛光好的硅片制备出能用晶体管特性测试仪测试放大特性和击穿特性的硅平面 npn 晶体管管芯。二、 NPN硅晶体管的设计一、 设计目标放大倍数 75, 击穿电压 60-80V ；n npE B C 图 1 晶体管结构（）晶体管参数设计要求衬底电阻率为 3-6 CM ， 查表得所对应的 Nc 1510厘米 － 3。设 B、 E 区都为均匀掺杂。设 EN 2010 厘米 － 3， BN 1810 厘米 － 3，EW 1.3um. 用浅基区近似 ,则02 2020 BE E EEpE ieE ieB B pw pnB ieBN N wdxD n n w Sp dxD n可写为20 2nB ieBE EB pE B ieED nN WN D W n其中 nB nBpE pEDD 340/1302.6 由表一查得 ，22ieBieEnn exp[ / ]gB gEE E KT 0.19（由图二查得）代入各数据求得 , β 75 时 ,WB 0.86um. 故 设计的 NPN 型晶体管的各数据为 BN 1810 厘米 － 3，EN 2010 厘米 － 3，EW 1.3um, Wb 0.86um。基区宽度的验证对于高耐压器件，基区宽度的 最小值 由基区的穿通电压决定。在正常工作下，基区不能穿通。当集电结电压接近雪崩击穿电压时，基区侧的耗尽层宽度为1/ 2021DS AmB CBODAANNX BVNqNN,,,,, （ 4）为正常工作， bW 应满足 b mBW X ，代入数据得，Xm B0.39 um. 对于低频管，基区宽度 最大值 由 值确定。当发射率 1时，22nbbLW ，故基区宽度最大值可估计为1/ 22maxnbbLW ,,,, （ 5）当 BN 1810 厘米 － 3 时查表得 47nbL m ， 取 4 ，代入数据得 Wb11um所以有基区宽度范围0.39umW b11.2um由前面计算知基区宽度 W B 0.86um，在以上所求范围之内，故基区宽度符合要求。（二）晶体管制工艺参数设计1．扩散原理在半导体晶圆中应用扩散工艺形成结需要两步。 第一步称为预沉积， 第二步称为再分布或推进氧化，两步都是在水平或者垂直的炉管中进行的 [3]。在预沉积过程中硅片被送入高温扩散炉， 杂质原子从源转移到扩散炉内。 杂质进入硅片中很薄一层，且其表面浓度是恒定的。在硅表面上应生长一薄层氧化物（称为掩蔽氧化层）以防止杂质原子从硅中扩散出去。 预沉积为整个扩散过程建立了浓度梯度。 表面杂质浓度最高，并随着深度的加大而减小， 从而形成了梯度。 在预沉积的过程中， 要受到以下几个因素的制约⑴。杂质的扩散率；⑵杂志在晶圆材料中的最大固溶度。再分布过程中是一个高温过程（ 1000 到 1250 C） ，用以使淀积的杂质穿过硅晶体，在硅片中形成期望的结深。这一步的主要目的有两个⑴。杂质在晶圆中向深处再分布；⑵。氧化晶圆的暴露表面 [3]。 这个过程并不向硅片中增加杂质， 但是高温环境下形成的氧化物会影响推进过程中杂质的扩散；一些杂质（如硼） 趋向于进入生长的氧化物层， 而另一些杂质（如磷）会被推离 SiO2 [4]。 其实在一般的工艺过程中，还有第三步过程，即是激活，使杂质原子与晶格中的硅原子键合，这个过程激活了杂质原子，改变了硅的电导率。2. 硼、磷扩散温度、时间的选择在进行晶体管制造的过程中， 扩散结深的大小主要由温度来决定， 温度越高， 扩散速度越快， 结深越大， 因此要根据结深的大小确定扩散是的温度。 对于不同的半导体材料和各种不同的杂质源，扩散温度也不相同。温度越高，表面杂质浓度就越大。因此，扩散温度的选择必须考虑到各种因素。硅的扩散工艺通常分为两个步骤进行， 即先在较低的温度下使扩散杂质源预先沉积在硅片表面（预沉积） ，然后除去外界的杂质源，并在较高的温度下通入氧气继续进行扩散（再分布） ，以获得的所需要的扩散结深。经过以上两步后的杂质分布为图 6 再分布杂质浓度和深度关系图 5 预淀积扩散杂质浓度和深度关系2222211121 4exp2,,tDxtDtDNttxN s ,,,, （ 8）由公式 8 可知，扩散温度和时间是最后的杂质分布的重要的决定因素。我们知道， 预沉积的目的是使硅片表面扩散入足够量的杂质源， 由扩散知， 预沉积的杂质总量为1112tDNQS ,,,, （ 9）由上式可以看出，如果预沉积的杂质总量为已知， 且预沉积的表面浓度为一定，则扩散系数 D 1 和时间 t1 就可以相对确定。我们可以由杂质的固溶度曲线确定达到 N s1所需的扩散温度，接着就可以查出在扩散温度下杂质的扩散系数来。因此，扩散时间 t1 就可以由下式算出2111 2sNQDt ,,,, （ 10）至于基区硼扩散的再分布，主要是考虑结深的问题，由扩散理论可知， 扩散结深、 扩散温 度 、 扩 散 时 间 之 间 由 如 下 关 系（ j subN x N ） 12 1 subjSNx erfc DtN（余误差） ,,,, （ 11）12 ln SjsubNx DtN（高斯） ,,,,, （ 12）从而 jx A D t经过上面的分析和计算，可以初步选定扩散温度和时间，然后再根据投片实验结果作适当的修正，就可以得到合适的扩散温度和时间。3。基区工艺参数的确定采用固态 BN 作为杂质扩散源。（ 1） 、硼预沉积。扩 散 温 度 为 900 度 ， 由 下 式 2 0, TQ t C t Dt 1810 *jBX ， 由 图 三 查 得 D0.04 /m h ,由图四查的硼在硅的表面固溶度为 2010 厘米 － 3， 且可求得 jBX 为 2.25um， 代入数据求得硼预沉积时间15 分钟 . （ 2） 、硼的再分布再分布温度为 1100 度。由于再分布同时生长了发射区磷扩所需的氧化层， 帮再分布的时间要考虑磷扩时所需氧化层的厚度。 由后面磷扩所需氧化层厚度可查得氧化时间即硼的再分布时间为 55 分钟（干氧 15 分，湿氧 5 分，干氧 35 分） 。4． 发射区工艺参数的确定采用 P2O5作为磷扩的杂质源。此步只用磷的预沉积，温度为 1000 度。磷扩散总量 为 2 0 , TQ t C t D t 2110 * jEX 其 中EN 2010 厘米 － 3，jEX 1.3um，由图查得，磷在硅中的固溶度为 2110 厘米 － 3， D0.25um /m h ,求得；磷扩时间 ET 13 分钟。由图七可查得磷扩所需氧化层厚至少为 0.14 um，我们取 0.18 um，再查图可得氧化时间为，即硼的再分布时间为 55 分钟（干氧 15 分，湿氧 5 分，干氧 35 分） . 三、晶体管制作工艺流程1． 实验总流程2．实验各阶段的晶体管剖面图（一） 、一次氧化将清洗好的硅片放在高温炉中进行热氧化，使表面生长一定厚度的 SiO 2 薄膜。 SiO 2 薄膜的作用有两个一是利用 SiO2 薄膜有阻挡杂质向 Si 中扩散的作用，作为杂质选择扩散的掩蔽膜；二是钝化管芯表面，提供管子的稳定性和可靠性。实验设备 扩散炉，清洗设备，石英管，石英杯实验方法（ 1） （ 2） （ 3） （ 4）（ 5） （ 6） （ 7） （ 8）（ 9） （ 10） （ 11） （ 12）衬底制备 一次氧化 一次光刻 基区扩散三次氧化 发射区扩散 二次光刻二次氧化三次光刻金属镀膜反刻金属膜 背面镀膜 合金化图 8 实验总流程图注灰色为本次实验内容清洗 硅片用浓硫酸煮至冒白烟后 3－ 4 分钟（两遍） ，冷却后用冷、热去离子水冲洗。 1洗液 （ NH 4OH H 2O2H 2O1 2 6） 煮开， 冷、 热去离子水冲洗。 2洗液 （ HClH 2O2H 2O126 ）煮开 3－ 4 分钟，用去离子水冲洗至水的电阻率大于 5 兆欧姆以上。氧化 氧化的温度为 1150℃，保持炉温稳定，将烘干的硅片推入恒温区，通 10 分钟干氧，再通 40 分钟湿氧，最后通 10 分钟干氧。质量检测表面观察法，即用肉眼直接观测或者通过显微镜放大观测。主要检验氧化层厚薄是否一致，氧化层表面有无白雾、裂纹、针孔和斑点。（二） 、一次光刻实验设备 光刻机，甩胶机，水域锅，烘箱，显微镜实验方法 一次光刻是在一次氧化所生长的 SiO2 薄层上，光刻出基区扩散窗口，使硼扩散的杂质只能通过此窗口进入硅内，而不能进入有 SiO 2 掩蔽的其它区域，达到选择扩散的目的。一次光刻的基本要求使窗口边缘平整，无钻蚀、无毛刺、无针孔或小岛。光刻的步骤如下工序步骤 仪器与药品 工艺条件和时间1 涂胶 均匀涂胶机，负性光刻胶 3000 转 / 分， 30s 2 前烘 烘箱 80 oC， 11min 4 对准曝光曝光机 紫外光， 1min30s 5 显影 丁酮 60s 6 定影 丙酮 30s 7 坚膜 烘箱 180oC， 18min 8 检查 显微镜 看胶膜是否变形或有浮胶9 刻蚀 HF︰ NH4F︰ H2O3︰ 6︰ 10 38oC水浴， 1min40s 10 检测 半导体参数测试仪 确定氧化层是否腐蚀干净（三） 、基区硼扩散硼扩散分为硼的预沉积和硼的再分布两步进行。具体扩散原理如前所述。实验设备 扩散炉，氧化炉，四探针，石英管，石英杯，清洗设备实验方法 预沉积 先将硅片清洗（方法同一次氧化） ，然后将烘干的样片插在已经插有硼源的石英周上，推入恒温区，在氮气的保护下进行预淀积， 900 度下扩散 15 分钟， 扩散后将硅片在溶液（ HF H 2O1 10）中去氧化层。预沉积后通过测试扩散层薄层电阻，来检测硼的浓度是否达到要求，表面方块电阻值的参考值为 40－ 60 欧姆 /□ 。再分布 先将硅片清洗（方法同一次氧化） ，然后将烘干的硅片推入氧化炉的恒温区中进行再分布， 1100 度再分布 55 分钟（干氧 15 分，湿氧 5 分，干氧 35 分） ， 再分布后将硅片在溶液（ HF H 2O1 1）中去氧化层。测试培片扩散层方块电阻并记录，参考值为 180－ 250欧姆 /□ 。（四） 、发射区窗口光刻二次光刻是在基区扩散窗口光刻出发射区窗口， 使磷扩散的杂质只能通过此窗口进入硅内，而不能进入有 SiO 2 掩蔽的其它区域，达到选择扩散的目的。二次光刻的基本要求使窗口边缘平整，无钻蚀、无毛刺、无针孔或小岛。实验设备 光刻机，甩胶机，水域锅，烘箱，显微镜实验方法光刻的步骤包括涂胶前烘曝光显影，定影坚膜腐蚀去胶，方法条件与一次光刻相同，注意要先把硅片清洗，烘干表面水汽后方可涂胶。（五） 、发射区磷扩散及三极管特性测试磷扩散只采用磷的预沉积，其目的使形成晶体管的发射区。实验设备 扩散炉，四探针，石英管，石英杯，清洗设备，半导体参数分析测试仪实验步骤 1 测试二极管测试 Vcb0,观察表面质量。2.清洗用浓硫酸煮至冒白烟后 3－ 4 分钟（两遍） ，冷却后用冷、热去离子水冲洗。 1洗液（ NH 4OH H 2O2H 2O1 2 7） 煮开， 冷、 热去离子水冲洗。 2洗液 （ HClH 2O2H 2O127 ）煮开 3－ 4 分钟，用去离子水冲洗至水的电阻率大于 5 兆欧。3．磷的预沉积 设计的条件为 1000 度下预沉积 13 分钟，后又调整温度做了一组 1010 度下沉积 15 分钟。4.扩散完毕后，用溶液（ HF H 2O1 1）腐蚀掉基区和发射区的二氧化硅层。然后测试其输出特性和击穿特性。四、 实验结果分析及讨论（一） 、方块电阻 R□ 的测试与分析方块电阻测试结果 在进行预沉积和再分布后， 用四探针法分别对陪片进行了方块电阻的测试。因为方块电阻 R□ 1/ （ qμ Q）反映了掺入杂质总量的情况，而杂质总量 Q又可以反映基区扩散深度， 所以根据方块电阻的大小来相应的改变工艺条件， 就可以得到合适的基区结深。其测试结果如下（电压值为测试时记录的中间两探针的电压值，供给电流为 1mA） 表六 基区硼预沉积后测试的方块电阻组号 工艺条件 平均电压值mV 平均方块电阻（ Ω / □ ）前陪片 900℃15 分14． 35 64.58 后陪片 900℃15 分14.25 64.12 表七 基区硼再分布后测试的方块电阻组号 工艺条件 平均电压值mV 平均方块电阻（ Ω / □ ）前 陪 片※1100℃55 分55． 03 247.6 后陪片 1100℃55 分53.86 242.38 表八 发射区磷预沉积测试的方块电阻工艺条件 平均电压值mV 平均方块电阻（ Ω / □ ）1000℃13 分0.928 4.18 方块电阻分析 1． 基区硼预沉积后测试的方块电阻与参考值 4060Ω / □相比相差不大， 只是稍大一点，这与 900 度下沉积 15 分钟即较低温度下沉积较短时间从而掺杂浓度较低相一致。2．基区硼再分布后测试的方块电阻与参考值 180-250 Ω / □相符，但稍高，这与前面预淀积时间短温度低而再分布时间稍长导致掺杂浓度低相一致。 而实验室条件的一组硅片很多地方都测不到电阻值， 测到的电阻与参考值相差比较大， 再分布后方块电阻值只比预淀积值稍大一点， 观察硅片表面上很不光亮，有云雾、污染小点等， 因为原因很很可能就是因为硅片表面的不洁净导致的再分布的不成功。3. 发射区磷预沉积测试的方块电阻符合参考值 R5Ω / □ . 4. . 前后培片所测电阻不完全相同是因为扩散炉中恒温区只有很小一块区域，可能原因为前后培片没有都处于恒温区， 且炉内硼的浓度也不可能完全均匀； 同一培片不同区域方块电阻也不全相同，可能因为杂质浓度不均匀、温度不均匀而导致方块电阻不同。注意事项 硅片应先放在炉口预热后再推进炉内， 且放置和推动时要小心以避免硅片与硼片相接触。测方块电阻时要用培片测。（二） 、光刻中所见问题的分析我们做的光刻实验总体来说不错，但在有些器件上也看到了光刻的一些问题，如图形窗口边缘不平整，胶条宽度不均匀，表面沾污和划伤，分析其原因如下（ 1） 、图形窗口变形，胶条宽度不均匀可能原因为光刻胶涂胶不均匀，曝光时间过短，边缘胶膜感光不足，显影时部分胶会溶解 ; 曝光时间过长，使光刻胶不感光部分的边缘微弱感光，产生‘光晕’现象，腐蚀后边界模糊或粗细不均；显影不足或过显影，导致胶条宽度的不均匀。另外操作时掩模版或硅片没有放平，也会导致光刻的图形窗口不标准。采取措施检查涂胶的均匀性，检查曝光能量、时间的设置，确定显影液使用步骤正确，精确控制显影时间，确保掩模版或硅片放置的平整度。（ 2） 表面沾污和划伤反向电流反向电压反向电压正常击穿特性曲线图分段击穿特性曲线图反向电流反向电压反向电流“靠背椅”击穿特性曲线图图 13 各种击穿特性曲线反向电流反向电压低压分段击穿特性曲线图反向电流软击穿特性曲线图反向电压可能原因为硅片清洗不干净（可能为化学试剂、冲洗用水的不纯） ，涂胶时由于硅片曝露于空气中，很可能粘附上灰尘微粒等；涂胶完成后用镊子夹硅片可能导致划伤；由于为接触式光刻移动过程中可能导致光刻版和硅片间的摩擦而使硅片表面划伤与沾污；掩模版的质量，如其上的灰尘或擦伤、线条断裂、图形桥接等图形缺陷、平整度等都会影响图形质量。采取措施严格按标准来操作，检查化学药品、水、光刻胶的纯度与质量，对准曝光时要小心以免硅片表面划伤与沾污，确保掩膜版的质量（三） 、三极管特性的测试测试结果 在磷扩实验完成后，用半导体特性图示仪对整个硅片上的晶体管进行了抽样测试，有些测不到输出特性曲线，测到的输出特性曲线如图所示很不标准，测其各结击穿特性则出现了各种击穿现象，有雪崩击穿，靠背椅击穿，分段击穿，软击穿，但大部分为软击穿，击穿电压为 7080V 。如下图所示三极管特性测试结果的分析（ 1） 、 放大倍数及其影响因素通过扩散工艺制作的 NPN 管是缓变基区晶体管。 缓变基区晶体管的放大倍数 β 的可表示为221 se b s b ersb nb e nb eR W SAW IR L A D I ,,,, （ 15）式子等号右边第一项是发射极空穴电流与电子电流之比，称为发射效率项，第二项是基区复合电流与发射极电子电流之比，成为体复合项，第三项是表面复合项，表示表面复合电流与发射极电子电流之比。由公式知影响 放大倍数 的主要因素有基区宽度，发射区掺杂浓度和基区掺杂浓度。a. 基区宽度 W b 对晶体管放大倍数的影响是一个非常重要的因素 . 在同样的注入下， 基区宽度 越小， 从基区来的空穴被复合的机会就越少， 更多的载流子就能够进入集电区， 即基区输运系数越小，从而使放大倍数提高。b. 增大发射区掺杂浓度与基区掺杂浓度之比 ，可提高 NE，或降低 NB来提高放大倍数，但过度降低基区浓度，会使基区电阻增大，从而使功率增益下降， 噪声系数变大，因此一般都采用提高发射区杂质浓度的方法来提高放大倍数。c. 发射区势垒复合的电流 ， 小电流时它会使发射效率变小， 放大倍数降低， 随着发射极电压VE 的提高，发射极电流迅速上升，空间电荷区复合电流相对减小，因此，在发射极电流较大时，发射结势垒去的复合作用可以忽略。d. 发射区重掺杂 ， 会导致禁带变窄并产生内建电场， 此内建电场与杂质浓度梯度引起的电场方向相反，它将加速基区向发射区注入空穴，从而使发射效率降低，影响放大倍数。e. 基区调制效应缓变基区晶体管在集电结反向偏压变化时， 集电极空间电荷区宽度 Xmc 将发生变化， 因而有效基区宽度也将发生变化， 这种现象就是 基区调制效应 。 基区调制效应对放大倍数的影响，在晶体管的输出特性曲线上， 表现为曲线随外加电压增加而倾斜上升。 原因就是 当反向偏压增加时， 耗尽层扩大， 使得有效基区宽度减小， 由公式可知电流放大倍数增大。 若将特性曲线延长，其延长线将交于横坐标轴上一点 V EA（厄尔利电压） 。对缓变基区晶体管，电流放大系数为 16B b mcB bN W XN W,,,, （ 19）式中 BN 为基区平均杂质浓度。可见，晶体管的基区宽度越窄，反向偏压越高。 Xmc 越宽，则基区调制效应对电流放大倍数的影响越严重f ． 基区的少子寿命及迁移率 ，基区少子寿命越长，扩散长度就越大，复合的越慢，复合损失就越少，则放大系数就越大。g. 基区表面复合 ， 注入基区的少数载流子一部分会流到基区表面， 由于表面存在表面正电荷和界面态，所以在基区表面将形成附加复合电流， 称为 表面复合电流 。 显然，表面复合电流的存在会使基区输运系数变小，从而降低放大倍数。f.温度 对电流放大倍数的影响是比较显著的。 温度升高时， 发射效率和基区输运系数都增大。所以，电流放大系数随温度的上升而增加。（ 2） 、 本次实验的放大倍数分析从测试结果来看， 所测输出特性曲线如图所示很不标准， 厄利电压非常小， 放大倍数也非常小，具体分析其原因为1. β 过小，它的产生原因主要是基区表面复合严重，因为工艺条件比较不理想，导致基区表面存在表面正电荷和界面态， 从而有较大的表面复合电流， 降低放大倍数。2. 由于发射区掺杂浓度为 2010 厘米 － 3，且结深仅为 1.3um，这时应该考虑重掺杂效应，由于发射区重掺杂引起禁带变窄并产生内建电场，使发射效率下降，从而导致放大倍数变小。3. 厄利电压非常小，由前面设计的基区扩散条件知，基区掺杂浓度比较低，导致很严重的基区调制效应， 即随着所加集电结反偏电压的增大， 集电结空间电荷区宽度增加，使有效基区宽度减小，导致输出电流 I C随之增大。4. 输出特性曲线不标准非常倾斜的原因还有反向漏电大， 产生的原因是表面吸附有大量杂质离子、原材料缺陷多、势垒区附近有大量杂质沉积和大量重金属杂质沾污。5. 测不到输出特性曲线的原因为在发射区磷扩时 BC 结穿通了。如前面所说，我们的硼扩时间温度低，时间短，所测得的方块电阻值比较大，所得到的基区结深比较浅，掺杂浓度比较低，而磷扩温度较高，且时间也不短，很可能大部分器件在磷扩后发射区结深便大于基区结深了， 即发生了基区穿通， 导致测不到特性曲线。（ 3） 、三极管击穿特性分析1.PN 结击穿原理及常见击穿一般 PN 结在加反向偏压时电流很小且趋于饱和值，但若反向偏压不断加大，电流却并不一直保持很小， 事实上， 当反向偏压增加到某一定电压 V B 时， 反向电流会骤然急速， 增大， 如图所示，这种现象就叫 PN 结的击穿现象， 发生击穿时的电压V B 称为击穿电压。击穿电压是晶体管的重要参数，它决定了晶体管外加电压的上限。常见的击穿 PN结击穿有雪崩击穿、软击穿、低压击穿、 分段击穿、 靠背椅击穿。 本次实验做的硅片质量不好， 几乎囊括了除二次击穿外的所有击穿。 下面对0 V I VB图 15 PN 结电流电压它们逐个进行分析雪崩击穿 当 PN结反向偏压增大时， 空间电荷区中电场随之增强， 通过空间电荷区的电子和空穴， 在电场的作用下获得的能量增大， 当能量足够大时， 由于电子和空穴不断地与晶格原子发生“碰撞” ，可以使满带中的电子激发到导带，形成电子空穴对，这种现象称为“碰撞电离” 。新产生的电子空穴，以及原有的电子空穴，在电场的作用下，向相反方向运动，重新获得得能量，又可以通过碰撞，再产生电子、空穴对，这就是载流子的倍增效应。当反向电压增大到某一数值后， 载流子的倍增情况如同雪山上的雪崩现象一样， 载流子增加得多却快，反向电流急剧增大， PN结发生雪崩击穿。软击穿 软击穿的特点是反向漏电大， 没有明显的击穿点。 与表面状态、 晶格缺陷以及结附近的杂质浓度等联系在一起的，当 PN结表面被水汽和杂质沾污时，在沾污的表面就引入了复合中心。 Si-SiO2 界面处的表面态也起着复合中心的作用。由于表面复合中心的存在，就引起表面处复合电流。 特别当表面离子沾污严重时， 会直接增加半导体表面的导电能力。 在外加电压下，电流就不流经体内具有高阻值的反向 PN结，而直接从表面流过去，这样就形成了表面漏电流。 本次实验中软击穿现象较多， 造成这种情况的原因可能由于表面沾污和表面态密度过大引起了较大的表面复合电流和表面漏电流。 采取措施 加强工艺卫生， 注意硅片的洁净程度， 严格按清洗标准来清洗硅片， 各种操作是也要注意不要导致硅片的沾污从而设法减少表面态密度。分段击穿 是基区局部穿通， 它产生的原因是形成了基区光刻小岛， 有 p n 结尖峰、 材料中有位错集中点或表面有破坏点等，杂质在这些地方的扩散比其他地方快的多，使得 PN结面上出现尖峰凸起尖峰处的曲率半径比较小， 引起电场集中， 在尖峰处首先发生击穿。 由于尖峰横截面积很小，体电阻很大，击穿后电流随外加电压缓慢增加，当反向电压达到 PN结雪崩击穿电压时， PN 结大面积击穿，电流急剧增大。再有一种情况是光刻发射区时，若集电结的表面有针孔存在，当发射区扩散时，这些针孔下的集电结就有 N＋区出现，当外加反向电压时， 也会发生分段击穿。 还有一种情况是发射区窗口边缘的沾污杂质， 在磷扩散时产生局部合金化，形成加强扩散的液体源，结果在发射结的局部地方出现尖峰。 解决的方法 是尽量选择低层错、位错的衬底；提高光刻质量，防止出现毛刺、钻蚀、针孔等毛病；加强工艺卫生，避免杂质沾污；控制好扩散温度和杂质蒸汽压；避免产生合金点和破坏点。此外，在不影响其他电学性能的情况下， 适当增加扩散结深以加大尖峰曲率半径也可以提高击穿电压。低压击穿 是当 PN结局部尖峰面积比较大，电阻比较小，则电流将突然变得很大，形成低压击穿。两次扩散结深控制不好，基区宽度过窄时集电结和发射结发生穿通。此外，基区光刻不干净， 在基区窗口存在小岛， 硼扩散后形成 N型管道， 磷扩散后引起发射结和集电结穿通。硅衬底上有较高的层错、位错密度以及表面合金点、破坏点，在磷扩散时，磷原子沿着这些点快速扩散， 也会引起发射极和集电极穿通， 造成低压击穿。 本次实验当中出现的低压击穿应该属于最后一种情况。解决的方法基本上跟分段击穿相同。2. 影响击穿电压的因素a. 杂质浓度 ，外延片制作的双极晶体管的反向击穿电压 VB（一般指 BVCEO或 BVCBO） ，由于基区杂质浓度高于集电区杂质浓度，故击穿电压主要由集电区的杂质浓度决定， Nc 越低或者说电阻率越小大，击穿电压越高；当高阻集电区厚度 Wc 小于 BVCBO所对应的势垒宽度 xmB时，VB还与 WC有关；b． 半导体薄层厚度， 由于 PN结空间电荷区主要是在低掺杂的一边展开， 如果这集电区半导体层厚度小于 PN 结击穿时的空间电荷区宽度 XmB，即在雪崩击穿之前空间电荷区就已扩展穿透了这一薄层，则击穿电压就要受影响。c. 晶体管的击穿电压还与 PN结的形状，表面状况及材料结构 等诸多因素有关。柱面结区域和球面结区域将会发生电场集中， 电场强度比平面结区域大， 因而首先在这些区域中发生击穿， 所以提高晶体管反向耐压可采取提高 ρ c、 WC， 减小二氧化硅中表面电荷密度，采用圆角基区图形，深结扩散、甚至采用台面结构、扩展电极或加电场限制环等措施。d.此外，晶格缺陷、光刻过程中的缺陷、或扩散过程中的合金点，也可能引起 PN 结局部击穿或者时软击穿。本次实验击穿特性不很理想， 多数管子为软击穿， 其它几种击穿也都能看到。 为了获得较高的击穿电压，首先要选适当材料的电阻率和厚度，同时我们一定要注意实验环境的控制，严格按清洗标准来清洗硅片， 各种操作要注意不要导致硅片的沾污， 保证硅片的洁净度， 尽量减少表面漏电流、 光刻过程中的缺陷、 扩散过程中的合金点对击穿电压的影响， 同时控制好扩散温度，杂质浓度梯度和结深以有确保有好的击穿特性。五、总结我们觉得很遗憾这次实验结果不尽人意， 未能制备出与设计的三极管特性相同的三极管，回来后认真反思并分析所得结果，有如下几点总结在三极管的设计过程中我们采用了大量的近似， 如认为各区掺杂均匀， 各结为突变结等， 而实际上我们由扩散法制备的晶体管各区不可能掺杂均匀， 存在浓度梯度， 各结也不可能为理想突变结； 另外， 由于设计过程中要查阅很多相关图， 由于人眼等因素查图读数据时非常不精确， 因此由于诸如此类众多不理想因素的存在， 制备出的晶体管与设计的晶体管特性不同也很能理解。这次我们制备晶体管不理想，我认为最主要的原因也是存在的最大的问题便是硅片的洁净问题。 因为由于实验室条件的那组硅片表面太不洁净， 有云雾和大块污染区域等， 导致硼扩散后只有少部分区域才能测出方块电阻， 而大部分区域测方块电阻都没有值。 还有由于硅片沾污问题导致的击穿特性很差， 反向漏电大， 输出特性曲线不标准等。 导致硅片受沾污的原因有很多，可能是清洗时操作不当，如在浓硫酸、 1 号液、 2 号液中煮时时间没有精确控制，还有工艺间本身洁净度就很低，在氧化、扩散、光刻等过程中很容易便受到沾污，还有空气、人、化学用品和水的纯度、生产设备等因素均会影响硅片的洁净度。总之，我们所能做的就是要严格按照标准来操作，尽量减少由于人为因素造成的硅片沾污。这次实验不理想也有设计不好的因素。 如硼扩散的时间少温度低， 导致基区掺杂浓度低结深小， 而致使后面磷扩时发射区与基区穿通， 不能测到特性曲线。 因此在三极管的设计上也应当做出相应改进，以提高成品率。