硅片级可靠性测试(20180720154327)

Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｅｃｈｎｏｌｏｇｙ Ｖｏｌ． ２９ Ｎｏ． １１Ｎｏｖｅｍｂｅｒ ２００４ 5１ 引 言硅片级可靠性 测试最早是为了实现内建 可靠性而提出的一种测试手段 ［１］因此 工艺工程师在调节了工艺后实时地了解工艺调节后对可靠性的影响如今 所以同时这也为业界广泛接受而且不定时的更新其内容电迁移天 线 效 应用于工艺开发的 Ｗ Ｌ Ｒ 的流程主要如下制定一个 Ｗ Ｌ Ｒ 计划样品数 Ｌ ｏ ｔ 数等比如说电迁移中器件使用温度等如果是用斜坡电压法则要求测试面积大于１ ０ ｃ ｍ ２ Ｄ ０ 如果是用恒定电压法在评价热载流子效应时下面详细介绍一下各个项目电 迁 移Ｅ Ｍ电 迁 移 造 成 金 属 化 的 开 路 和 短 路在 器 件 向 亚 微 米金 属 化 的 宽 度 不 断 减 小 更 易于因电迁移而失效 随着工艺的进步导致电迁移的直接原因是金属原子的移动徐向明上海 ２０１２０６介绍了硅片级可靠性之所以成为现在半导体工艺研发重要组成部分的原因同时 最后关 键 词 可 靠 性ＴＮ３０４ 文献标识码 １００３－３５３Ｘ（２００４）１１－０００５－０３Ｗａｆｅｒ Ｌｅｖｅｌ Ｒｅｌｉａｂｉｌｉｔｙ ＴｅｓｔＺＨＡＯ Ｙｉｒｅｌｉａｂｉｌｉｔｙ半导体技术第２９卷第１１期 ２００４ 年１１ 月6互连引线中通过大电流时高速运动的电子与金属原子发生能量交换 这就是所谓的电子风力 事实上金属原子同时还收到反方向的静电场力向阳极运动的大量电子碰撞原子因此使其从阴极向阳极定向扩散传统的评价电迁移的方法是封装法置于高温炉中监控样品电阻的变化就认为其发生电迁移而失效但是封装法的缺点是显而易见的同时测试非常花费时间 因为在用封装法时如果有很大的电流通过金属线会使其产生很大的焦耳热而不能确定金属线温度 后来发展了自加热法 ［５］ 可以真正在硅片级测试然后用电阻温度系数确定金属线的温度 可以调节通过金属线的电流来调节它的温度 这种方法对于金属线的电迁移评价非常有效该方法就不适用了 过大的电流会导致通孔和金属线界面出的温度特别高针对这种情况这种方法是利用多晶硅作为电阻 利用该热量对电迁移测试结构进行加热 多晶硅就相当于是一个炉子比如多晶硅的宽度以上三种方法得到的都是加速测试条件下的电迁移寿命利用Ｂｌａｃｋ 方程 ［２］ 来推得我们想要的电迁移寿命随着微细结构在工业上的实现另一方面，随着ＭＯＳ 集成电路的微细化而电源电压却不宜降低从而使栅氧化层的抗电性能成为一个突出的问题栅氧击穿作为ＭＯＳ 电路的主要失效模式已成为目前国际上关注的热点 ［７］评价氧化膜不同位置的特性主要有三种结构 多晶硅梳状电容 评价氧化膜的方法主要有斜坡电压法用 的 相 对 较 少１在栅极上的电压从使用电压开始扫描一直到氧化膜击穿为止 Ｖ ｂ ｄ ， 同时我们还可以得到击穿电量用斜坡电压法时比如大于 １０ｃｍ ２ 等对得到的击穿电压进行分类击穿电压＜使用电压 使用电压 一般为 ２ 左右）击穿电压＞ｍ 本征失效然后计算缺陷密度 Ｄ（早期失效数如果 Ｄ ＜ Ｄ ０ ， 则通过此外一般当 Ｑ ｂｄ ＜０．１Ｃ／ｃｍ ２ 就认为是一个失效点 ｍ 以上并不作为判定标准 ［８］Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｅｃｈｎｏｌｏｇｙ Ｖｏｌ． ２９ Ｎｏ． １１Ｎｏｖｅｍｂｅｒ ２００４ 7o? ?¨ μ ??1· ¨?ú ?¤ ??é ??ó o??¨μ ?μ ??1?a?íê ?ò ?° ??ù ?μμ ?TDDB???ˉ ?¤ ?í?á ?÷′??ú 2aμ ?è y????óúê 1ó ?μ ??1μ ?μ ??1μ ?êù ?ü oóí ???TDDBêù ?üμ ??￡ Dí ?÷ò aó Dá ???ò ?ó Dμ ??D??±í ?÷?úμí 3???· ?o?E?￡ Dí?a?í ??ê 1ó ?ì ??t?? μ ?TDDBêù ?üμ ?í ???′?à′ oü′ó ?é·3 ± ?D?2aμ ??ú ??μíμ?3???μ ?TDDBêù ?ü?aê ????° Dèò a?a??μ ?ò ????êìaèè ??á÷×ó D§ó |???? μ ?ó° ?ì ?÷ ?t ó ?μ ??·μ ??é ??D?1¤ò ?oí ?÷ ?t1 ¤ 3ìê ??úμ÷ ??1¤ò ?oí ?÷ ?t2? êyê± ± ??¤ ?÷ ?t èè ??á÷×óD§ó | ò y?e?÷ ?t í ??ˉμ ??÷ò aòò ??ó Dè y??2. μ ?×ó oí· y?????¨ ?′ o?ò y?eμ ?????ì? H?üò y?eμ ?????ì? [ 1 1 ]? ú ê μ ? ê ? ?ó ? ? DIsub ?￡ Dí oí Isub/Id?￡ Díèè ??á÷×ó D§ó |2? ê ?· ?3￡ ?÷?? ò ?° ??á ??????DD?D?μμ ??1?è?¨ D??ò ??NBTI( negative bias t emperature i nstability)μ ?2aê?５ 等 离 子 损 伤等离子工艺已经成为现代集成电路制造中不可缺少的一部分 如方向性好工艺步骤简单等 同时它也带来很多对 Ｍ Ｏ Ｓ 器件的电荷损伤这种损伤就越来越不能被忽视如界面态密度 漏电流等 ［１１￣１３］ 以及和击穿相关的一些参数在局部区域至少在刚开始的时候是可能的电荷积累到一定程度后就会发生 Ｆ－Ｎ 电流而正离子和电子分布不均匀会主要发生在多晶硅和金属刻蚀时以及光刻胶剥离时 ［１４］天线比越大所以对于每种情况 多晶体硅最后给出一个结果供电路设计工程师参考 ｄｅｓｉｇｎ ｒｕｌｅｃｈｅｃｋ．， ＤＲＣ除了以上说提到的这些测试项目以外６ 结 语随着工艺改进速度的不断加快它可以快速的反映出工艺条件的变化对可靠性的影响本文在分析硅片级可靠性测试的重要性的基础上同时通过对硅片级可靠性测试的现状分析可以看出 测试速度及准确性等方面还需要不断改善和提高［１］ ＭＣＰＨＥＲＳＯＮ Ｊ Ｗ， ＲＥＤＤＹ Ｖ， ＢＡＮＥＲＪＥＥ Ｋ， ｅｔ ａｌ．Ｃｏｍｐａｒｉｓｏｎ ｏｆ Ｅ ａｎｄ １／Ｅ ＴＤＤＢ ｍｏｄｅｌ ｆｏｒ ＳｉＯ２ ｕｎｄｅｒｌｏｎｇ－ｔｅｒｍ／ｌｏｗ－ｆｉｅｌｄ ｔｅｓｔ ｃｏｎｄｉｔｉｏｎｓ［Ａ］．Ｔｅｃｈｎｉｃａｌ Ｄｉ－ｇｅｓｔ ＩＥＤＭ［Ｃ］． Ｓａｎ Ｆｒａｎｃｉｓｃｏ， ＣＡ， １９９８， １７１－１７４．［２］ ＪＥＤＥＣ－ＪＰ００１ Ｓｔａｎｄａｒｄ Ｆｏｕｎｄｒｙ Ｐｒｏｃｅｓｓ ＱｕａｌｉｆｉｃａｔｉｏｎＧｕｉｄｅｌｉｎｅｓ， ２００４－５［Ｓ］．［３］ ＰＩＥＲＣＥ．Ｄ Ｇ， ＢＲＵＳＩＵＳ，Ｐ Ｇ． Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ： Ａｒｅｖｉｅｗ［Ｊ］．Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｒｅｌｉａｂｉｌｉｔｙ，１９９７，３７（７）：１０５３．［４］ ＣＨＲＩＳＴＯＵ Ａ． Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅ－ｖｉｃｅ半导体技术第２９卷第１１期 ２００４ 年１１ 月28＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋＋ －０．１ ＋ －０．４ ＋ ０．４ ＋ ０．７ ＋ ０．４ ＋ －０．５ ＋＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋＋ ０．４ ＋ －０．３ ＋ ０．３ ＋ ０．２ ＋ －０．３ ＋ ０．２ ＋＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋＋ －０．８ ＋ －０．５ ＋ －０．４ ＋ ０．３ ＋ －０．４ ＋ －０．７ ＋＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋ ＋硅片 ２ 的 ? Ｆ 在 －０．９ 对比条宽与焦距 可以看出在 ? Ｆ 为 －０．９ μ ｍ 的曝光场内 从条宽与焦距 硅片内每个曝光场的? Ｆ 绝对值越小对于步进光刻机 Ｒ１ｋ １ 是一个主要由光刻胶决定的因子 是曝光波长 景深可用公式 ２ 表达为ＤＯＦ ＝ ｋ ２ ／ ＮＡ ２其中从公式 １ 和 ２ 可以看出 景深条宽越小 景深越小对硅片的平整度要求越高可以看出硅片翘曲度对条宽均匀性的影响是巨大的而小尺寸的集成电路故对硅片的要求也就更高从而极大地影响成品率需对材料片的采购Ｄｅｇｒａｄａｔｉｏｎ ［Ｍ］． Ｃａｎａｄａ： Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， Ｉｎｃ，１９９４．［５］ ＢＲＩＳＢＩＮ Ｄ，ＴＵＲＮＥＲ Ｔ． Ｉｓｏｔｈｅｒｍａｌ ｖｅｒｓｕｓ ｓｔａｎｄａｒｄｗａｆｅｒ ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ ｔｅｓｔ ｆｏｒ ｔｈｅ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎｏｆ ｍｅｔａｌ ｓｙｓｔｅｍｓ［Ａ］． Ｐｒｏｃ． ＩＥＥＥ Ｉｎｔ Ｗｏｒｋｓｈｏｐ ｏｎＩｎｔｅｇｒａｔｅｄ Ｒｅｌｉａｂｉｌｉｔｙ［Ｃ］． Ｓｔａｎｆｏｒｄ Ｓｉｅｒｒａ Ｃａｍｐ，Ｃａｌｉｆｏｒｎｉａ，１９９７，１３６－１３７．［６］ ＹＡＰ Ｈ Ｋ， ＹＡＰ Ｋ Ｌ， ＴＡＮ Ｙ Ｃ， ｅｔ ａｌ． Ｗａｆｅｒ ｌｅｖｅｌｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ ｔｅｓｔｉｎｇ ｏｎ ｖｉａ／ｌｉｎｅ ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ ａｐｏｌｙ－ｈｅａｔｅｄ ｍｅｔｈｏｄ ｉｎ ｃｏｍｐａｒｉｓｏｎ ｔｏ ｓｔａｎｄａｒｄ ｐａｃｋ－ａｇｅ ｌｅｖｅｌ ｔｅｓｔｓ［Ａ］． Ｐｒｏｃ ｏｆ １０ｔｈ ＩＰＦＡ， Ｉｎｔ Ｓｙｍｐ ｏｎＰｈｙｓｉｃａｌ ａｎｄ Ｆａｉｌｕｒｅ Ａｎａｌｙｓｉｓ ｏｆ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ［Ｃ］． Ｓｉｎｇａｐｏｒｅ， ２００３，７５－７９．［７］ ＣＨＥＮ Ｉ Ｃ， ＯＬＬＡＮＤＳ Ｅ Ｈ， ＨＵ Ｃ． Ｅｌｅｃｔｒｉｃａｌ ｂｒｅａｋ－ｄｏｗｎ ｉｎ ｔｈｉｎ ｇａｔｅ ａｎｄ ｔｕｎｎｅｌｉｎｇ ｏｘｉｄｅｓ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， １９８５，３２（２４８５）： ４１３－４２１．［８］ ＭＵＬＬＥＮ Ｅ， ＬＥＶＥＵＧＬＥ Ｃ， ＭＯＬＹＮＥＡＵＸ Ｊ， ｅｔ ａｌ．Ｒｅｌａｔｉｏｎｓｈｉｐ ｂｅｔｗｅｅｎ ＴＤＤＢ ｔｅｓｔｉｎｇ ａｎｄ ｗａｆｅｒ ｌｅｖｅｌｒａｍｐｅｄ ＱＢＤ ｔｅｓｔｉｎｇ ｕｓｉｎｇ ｂｏｔｈ ｆｉｘｅｄ ｃｕｒｒｅｎｔ ａｎｄ ｃｕｒ－ｒｅｎｔ ｄｅｎｓｉｔｙ ｓｔｒｅｓｓｉｎｇ［Ａ］． Ｉｎｔ Ｉｎｔｅｇｒａｔｅｄ ＲｅｌｉａｂｉｌｉｔｙＷｏｒｋｓｈｏｐ［Ｃ］． Ｓｔａｎｆｏｒｄ Ｓｉｅｒｒａ Ｃａｍｐ， Ｃａｌｉｆｏｒｎｉａ， ２００１，７４－７７．［９］ ＤＯＹＬＥ Ｂ， ＢＯＵＲＣＥＲＩＥ Ｍ， ＭＡＲＣＨＥＴＡＵＸ Ｊ Ｃ， ｅｔａｌ． Ｔｈｅ ｇｅｎｅｒａｔｉｏｎ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｅｌｅｃｔｒｏｎａｎｄ ｈｏｌｅ ｔｒａｐｓ ｃｒｅａｔｅｄ ｂｙ ｈｏｌｅ ｉｎｊｅｃｔｉｏｎ ｄｕｒｉｎｇ ｌｏｗｇａｔｅ ｖｏｌｔａｇｅ ｈｏｔ ｃａｒｒｉｅｒ ｓｔｒｅｓｓｉｎｇ ｏｆ ｎ－ＭＯＳ ｔｒａｎｓｉｓ－ｔｏｒｓ ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， １９９０，３７，（３）：７４４．［１０］ ＨＵ Ｃ ｅｔ ａｌ． Ｈｏｔ ｅｌｅｃｔｒｏｎ－ｉｎ－ｄｕｃｅｄ ＭＯＳＦＥＴ ｄｅｇｒａｄａｔｉｏｎ －－－ Ｍｏｄｅｌ， ｍｏｎｉｔｏｒ，ｉｍｐｒｏｖｅｍｅｎｔ［Ｊ］． ＩＥＥＥ Ｔｒａｎｓ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， １９８５，３２（２）：３７５．［１１］ ＧＡＢＲＩＥＬ Ｃ Ｔ， ＭＣＶＩＴＴＩＥ Ｊ Ｐ． Ｈｏｗ ｐｌａｓｍａ ｅｔｃｈｉｎｇｄａｍａｇｅｓ ｔｈｉｎ ｇａｔｅ ｏｘｉｄｅｓ［Ｊ］． Ｓｏｌｉｄ Ｓｔａｔｅ Ｔｅｃｈ， １９９２，３５（６）： ８１－８７．［１２］ ＦＡＮＧ Ｓ， ＭＣＶＩＴＴＩＥ Ｊ Ｐ． Ｔｈｉｎ－ｏｘｉｄｅ ｄａｍａｇｅ ｆｒｏｍｇａｔｅ ｃｈａｒｇｉｎｇ ｄｕｒｉｎｇ ｐｌａｓｍａ ｐｒｏｃｅｓｓｉｎｇ［Ｊ］．ＩＥＥＥ ＥｌｅｃＤｅｖ Ｌｅｔｔｓ， １９９２，１３（５）：２８８．［１３］ ＨＵＡＮＧ Ｗ Ｍ， ＭＡ Ｚ Ｊ， ＨＵ Ｃ． ＵＬＳＩ－ｑｕａｌｉｔｙ ｇａｔｅｏｘｉｄｅ ｏｎ ｔｈｉｎ－ｆｉｌｍ－ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ［Ａ］．Ｔｅｃｈ Ｄｉ－ｇｅｓｔ ＩＥＤＭ［Ｃ］． Ｗａｓｈｉｎｇｔｏｎ， ＤＣ，１９９３，７３５－７３８．［１４］ ＦＡＮＧ Ｓ， ＭＵＲＡＫＡＷＡ Ｓ， ＭＣＶＩＴＴＩＥ Ｊ． Ａ ｎｅｗ ｍｏｄｅｌｆｏｒ ｔｈｉｎ ｏｘｉｄｅ ｄｅｇｒａｄａｔｉｏｎ ｆｒｏｍ ｗａｆｅｒ ｃｈａｒｇｉｎｇ ｉｎｐ ｌ ａ ｓ ｍ ａ ｅ ｔ ｃ ｈ ｉ ｎ ｇ ［ Ａ ］ ． Ｔ ｅ ｃ ｈ ． Ｄ ｉ ｇ ｅ ｓ ｔ Ｉ Ｅ Ｄ Ｍ ［ Ｃ ］ ．Ｗａｓｈｉｎｇｔｏｎ， ＤＣ， １９９３，６１－６４．２ ０ ０ ４ ０ ９ １ ７上接第 ２ １ 页硅片级可靠性测试作者： 赵毅 ， 徐向明作者单位： 上海华虹 NEC电子有限公司 ,上海 ,201206刊名： 半导体技术英文刊名： SEMICONDUCTOR TECHNOLOGY年，卷 (期 )： 2004,29(11)被引用次数： 2次参考文献 (14条)1. MCPHERSON J W;REDDY V;BANERJEE KComparison of E and 1/E TDDB model for SiO2 under long-term/low-field testconditions 19982. JEDEC-JP001 Standard Foundry Process Qualification Guidelines 20043. PIERCE D G;BRUSIUS,P GElectromigration: A review [外文期刊 ] 1997(07)4. CHRISTOU AElectromigration and Electronic DeviceDegradation 19945. BRISBIN D;TURNER TIsothermal versus standard wafer electromigration test for the characterization of metal systems[外文会议 ] 19976. YAP H K;YAP K L;TAN Y C Wafer level electromigration testing on via/line structure with a poly-heated method incomparison to standard package level tests [外文会议 ] 20037. Chen I C;OLLANDS E H;HU C Electrical breakdown in thin gate and tunneling oxides [外文期刊 ] 1985(2485)8. MULLEN E;LEVEUGLE C;MOLYNEAUX JRelationship between TDDB testing and wafer level ramped QBD testing using both fixedcurrent and current density stressing [外文会议 ] 20019. Doyle B;BOURCERIE M;MARCHETAUX J CThe generation and characterization of electron and hole traps created by holeinjection during low gate voltage hot carrier stressing of n-MOS transistors 1990(03)10. Hu C;TAM S;HSU F C Hot electron-induced MOSFET degradation --- Model, monitor,improvement 1985(02)11. Gabriel C T;MCVITTIE J P How plasma etching damages thin gate oxides 1992(06)12. Fang S;MCVITTIE J P Thin-oxide damage from gate charging during plasma processing [外文期刊 ] 1992(05)13. HUANG W M;MA Z J;HU CULSI-quality gate oxide on thin-film-silicon-on-insulator [外文会议 ] 199314. FANG S;MURAKAWA S;MCVITTIE JA new model for thin oxide degradation from wafer charging in plasma etching 1993本文读者也读过 (10条)1. 丁辉文 芯片级嵌入式温度稳定装置确保高精度和低成本测试 [期刊论文 ]- 半导体技术 2003,28(9)2. 专精晶圆探针台领域 40余年 Electroglas 期许再创辉煌佳绩 [期刊论文 ]- 电子与电脑 2005(8)3. 黄丽华 . Huang Lihua 新的晶圆级 1/f 噪声测量法 [期刊论文 ]- 半导体技术 2009,34(4)4. 张耀宇 全自动半导体放电管分选测试系统研究与开发 [学位论文 ]20065. 郭晶 吉时利推出无线通讯与半导体测试方案 [期刊论文 ]- 世界电子元器件 2007(11)6. 简维廷 . 何俊明 . 张荣哲 . 赵永 . WeiTing Kary Chien . He Jun-ming . Venson Chang. Atman Zhao 一种异常 Vramp I-V曲线分析及其应用探讨 [期刊论文 ]- 中国集成电路 2009,18(10)7. 章晓文 . 恩云飞 VLSI圆片级可靠性技术 [期刊论文 ]- 电子产品可靠性与环境试验 2002(3)8. 李木子 . LEE Moods 快速测试方案在半导体测试中的应用 [期刊论文 ]- 半导体技术 2007,32(5)9. 吉时利推出 4200-SCS型半导体以及 KTEI 5.0软件 [期刊论文 ]- 电子与电脑 2004(1)10. 郑若成 . 徐政 . ZHENG Ruo-cheng. XU Zheng WLR测试技术 -- 一种正被广泛采用的可靠性测试技术 [期刊论文 ]- 电子与封装 2003,3(4)引证文献 (2条)1. 赵毅 . 万星拱 0.18μ m CMOS工艺栅极氧化膜可靠性的衬底和工艺依存性 [期刊论文] -物理学报 2006(6)2. 赵毅 . 万星拱 0.18μ m CMOS工艺栅极氧化膜可靠性的衬底和工艺依存性 [期刊论文] -物理学报 2006(6)本文链接： http://d.g.wanfangdata.com.cn/Periodical_bdtjs200411003.aspx