半导体刻蚀2

16 刻蚀通过在硅片上制作电子器件，然后淀积介质层和导电材料把器件连接起来，可以把硅片制成许多有功能的微芯片。这是半导体制造早期使用的硅片制造平面工艺的概念。一般来说，互连材料淀积在硅片表面，然后有选择地去除它，就形成了由光刻技术定义的电路图形。这一有选择性地去除材料的工艺过程，叫做刻蚀，在显影检查完后进行。刻蚀工艺的正确进行是很关键的，否则芯片将不能工作。更重要的是，一旦材料被刻蚀去掉，在刻蚀过程中所犯的错误将难以纠正。不正确刻蚀的硅片就只能报废，给硅片制造公司带来损失。刻蚀的要求取决于要制作的特征图形的类型，如铝合金复合层、多晶硅栅、隔离硅槽或介质通孔。 IC结构是复杂的，具有大量需要不同刻蚀参数的材料。特征尺寸的缩小使刻蚀工艺中对尺寸的控制要求更严格，也更难以检测。以刻蚀铝为例来说明，传统的金属化工艺是在硅片表面淀积一层铝合金，然后通过光刻和刻蚀做出互连线，这样不同的金属层通过前面工序在层间介质 (ILD) 通孔中制成的钨塞实现了电学连接。随着铜布线中大马士革工艺的引入，金属化工艺变成刻蚀 ILD介质以形成一个凹槽。制作出一个槽，然后淀积铜来覆盖介质上的图形，再利用化学机械平坦化技术把铜平坦化至介质层的高度。对于大马士革工艺，重点是在介质的刻蚀而不是金属的刻蚀。目标通过本章的学习，你将能够：1．举出并论述 9个重要的刻蚀参数。2．解释干法刻蚀，包括它的优点并论述刻蚀是如何进行的。3．列出并描述 7种干法等离子体刻蚀设备。4．解释高密度等离子体 (皿 P)刻蚀的好处并论述 4种高密度等离子体刻蚀机。5．举出一个介质、硅、金属干法刻蚀的实际例子。6．论述湿法腐蚀及其应用。7．解释光刻胶是如何去除的。8．论述刻蚀检查以及相关的重要的质量测量方法。16． 1 引言刻蚀是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程。刻蚀的基本目标是在涂胶的硅片上正确地复制掩膜图形。有图形的光刻胶层在刻蚀中不受到腐蚀源显著的侵蚀。这层掩蔽膜用来在刻蚀中保护硅片上的特殊区域而选择性地刻蚀掉未被光刻胶保护的区域 (见图 16． 1)。在通常的 CMOS 工艺流程中刻蚀都是在光刻工艺之后进行的 (见图 16.2) 。从这一点来说，刻蚀可以看成在硅片上复制所想要的图形的最后主要图形转移工艺步骤。? 16． 1． 1刻蚀工艺在半导体制造中有两种基本的刻蚀工艺：干法刻蚀和湿法腐蚀。干法刻蚀是把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应 (或这两种反应 )，从而去掉曝露的表面材料。干法刻蚀是亚微米尺寸下刻蚀器件的最主要方法，因此，关于干法刻蚀的介绍会占用本章的大部分篇幅。而在湿法腐蚀中，液体化学试剂 (如酸、碱和溶剂等 )以化学方式去除硅片表面的材料。湿法腐蚀一般只是用在尺寸较大的情况下 (大于 3微米 )。湿法腐蚀仍然甩来腐蚀硅片上的某些层或用来去除干法刻蚀后的残留物。干法刻蚀也可以根据被刻蚀的材料类型来分类。按材料来分，刻蚀主要分成三种： 金属刻蚀、介质刻蚀和硅刻蚀 。介质刻蚀是用于介质材料的刻蚀，如二氧化硅。接触孔和通孔结构的制作需要刻蚀介质，从而在 ILD中刻蚀出窗口，而具有高深宽比 (窗口的深与宽的比值 )的窗口刻蚀具有一定的挑战性。硅刻蚀 (包括多晶硅 )应用于需要去除硅的场合，如刻蚀多晶硅晶体管栅和硅槽电容。金属刻蚀主要是在金属层上去掉铝合金复合层，制作出互连线。编写本书的时候，尚没有办法刻蚀亚散米尺寸的铜互连线 (这是在生产制造中引入双大马士革工艺的一个重要原因 )。刻蚀也可以分成有图形刻蚀和无图形刻蚀。有图形的刻蚀采用掩蔽层 (有图形的光刻胶 )来定义要刻蚀掉的表面材料区域，只有硅片上被选择的这一部分在刻蚀过程中刻掉。有图形刻蚀可用来在硅片上制作多种不同的特征图形，包括栅、金属互连线、通孔、接触孔和沟槽。无图形刻蚀、反刻或剥离是在整个硅片没有掩膜的情况下进行的，这种刻蚀工艺用于剥离掩蔽层 (如 sTl氮化硅剥离和用于制备晶体管注入侧墙的硅化物工艺后钛的剥离 )。反刻是在想要把某一层膜的总的厚度减小时采用的 (如当平坦化硅片表面时需要减小形貌特征 )。光刻胶是另一个剥离的例子。总的来说，有图形刻蚀和无图形刻蚀工艺能够采用干法刻蚀或湿法腐蚀技术来实现16． 2 刻蚀参数为了复制硅片表面材料上的掩膜图形，刻蚀必须满足一些特殊的要求。包括以下重要的刻蚀参数：●刻蚀速率●刻蚀剖面●刻蚀偏差●选择比●均匀性●残留物●聚合物●等离子体诱导损伤●颗粒沾污和缺陷16． 2． 1 刻蚀速率刻蚀速率是指在刻蚀过程中去除硅片表面材料的速度 (见图 16.3) ，通常用 ?/min 表示，刻蚀窗口的深度称为台阶高度。为了高的产量，希望有高的刻蚀速率。在采用单片工艺的设备中，这是一个很重要的参数。刻蚀速率由工艺和设备变量决定，如被刻蚀材料类型、刻蚀机的结构配置、使用的刻蚀气体和工艺参数设置。刻蚀速率用下式来计算：刻蚀速率 =△ T／ t (?/min)其中， △ T =去掉的材料厚度 (? 或 um)t：刻蚀所用的时间 (分 )刻蚀速率通常正比于刻蚀剂的浓度。硅片表面几何形状等因素都能影响硅片与硅片之间的刻蚀速率。要刻蚀硅片表面的大面积区域，则会耗尽刻蚀剂浓度使划蚀速率慢下来：如果刻蚀的面积比较小，则刻蚀就会快些。这被称为负载效应。刻蚀速率的减小是由于在等离子体刻蚀反应过程中会消耗大部分的气相刻蚀基。由于负载效应带来的刻蚀速率的变化是有效的终点检测变得非常重要的原因 (参见下节 )。16.2.2 刻蚀剖面刻蚀剖面指的是被刻蚀图形的侧壁形状。有两种基本的刻蚀剖面：各向同性和各向异性刻蚀剖面。各向同性的刻蚀剖面是在所有方向上 (横向和垂直方向 )以相同的刻蚀速率进行刻蚀，导致被刻蚀材料在掩膜下面产生钻蚀 (见图 16.4) 面形成的，这带来不希望的线宽损失。湿法化学腐蚀本质上是各向同性的，因而湿法腐蚀不用于亚微米器件制作中的选择性图形刻蚀。一些干法等离子体系统也能进行各向同性刻蚀。由于后续上艺步骤或者被刻蚀材料的特殊需要，也自一些要用到各向同性腐蚀的地方。对于亚微米尺寸的图形来说，希望刻蚀剖面是各向异性的，即刻蚀只在垂直于硅片表面的方向进行（见图 16.5) ，只有很少的横向刻蚀。这种垂直的侧壁使得在芯片上可制作高密度的刻蚀图形。各向异性刻蚀对于小线宽图形亚微米器件的制作来说非常关键。先进集成电路应用上通常需要 88到 89°垂直度的侧壁。各向异性刻蚀大部分是通过干法等离子体刻蚀来实现的。表16.1 图示了湿法和干法刻蚀后的几种剖面形状。各向异性刻蚀的程度可以是适度 (较小的侧壁倾角 )或高各向异性的 (垂直的侧壁 )。刻蚀剖面指的就是被刻蚀薄膜侧壁的形状。垂直的剖面是高的各向异性刻蚀的结果。对于较小的几何图形，刻蚀剖面具有较高的深宽比。对于高深宽比的图形窗口，化学刻蚀剂难以进入，反应生成物难以出来。为解决这个问题．就希望能定向地把等离子体推进高深宽比的窗口。如果等离子体中的离子是有方向性的 (垂直于硅片表面 )，就只有硅片表面受到轰击，而不足图形的侧壁。这样做迫使化学刻蚀剂在产生很小钻蚀的情况下进入高深宽比的窗口。对于亚 025微米线宽的先进的集成电路，是通过能产生足够刻蚀基团的高密度等离子体来做到保持等离子体离子方向性的，并能获得可接受的刻蚀速率。16． 2． 3刻蚀偏差刻蚀偏差是指刻蚀以后线宽或关键尺寸间距的变化 (见图 16.6) 。它通常是由于横向钻蚀引起的 (见图 16.7) ，但也能由刻蚀剖面引起。当刻蚀中要去除掩膜下过量的材料时，会引起被刻蚀材料的上表面向光刻胶边缘凹进去，这样就会产生横向钻蚀。计算划蚀偏差的公式如下：刻蚀偏差 = Wb --- Wa其中， Wb=刻蚀前光刻胶的线宽Wa=光划胶去掉后被刻蚀材料的线宽16.2.4 选择比选择比指的是在同一刻蚀条件下一种材料与另一种材料相比刻蚀速率快多少。它定义为被刻蚀材料的刻蚀速率与另一种材料的刻蚀速率的比 (见图 16.8) 。高选择比意味着只刻除想要刻去的那一层材料。一个高选择比的刻蚀工艺不刻蚀下面一层材料 (刻蚀到恰当的深度时停止 )并且保护的光刻胶也未被刻蚀。图形几何尺寸的缩小要求减薄光刻胶厚度：高选择比在摄先进的工艺中为了确保关键尺寸和剖而控制是必需的。特别是关键尺寸越小，选择比要求越高。对于被刻蚀材料和掩蔽层材料 (例如光刻胶 )的选择比 S。可以通过下式计算：SR = Ef / Er其中， Ef=被刻蚀材料的刻蚀速率Er=掩蔽层材料的刻蚀速率 (如光刻胶 )根据这个公式，选择比通常表示为一个比值。一个选择比差的刻蚀工艺这一比值可能是 1： 1意味着被刻的材料与光刻胶掩蔽层被去除得一样快；而一个选择比高的刻蚀工艺这一比值可能是 100： 1，说明被刻蚀材料的刻蚀速率是不要被刻蚀材料 (如光刻胶 )刻蚀速率的 100倍。干法刻蚀通常不能提供对下一层材料足够高的刻蚀选择比。在这种情况下，一个等离子体刻蚀机应装上一个终点检测系统，使得在造成最小的过刻蚀时停止刻蚀过程。当下一层材料正好露出来时，终点检测器会触发划蚀机控制器而停止刻蚀。16.2.5 均匀性刻蚀均匀性是一种衡量刻蚀工艺在整个硅片上，或整个一批，或批与批之间刻蚀能力的参数。均匀性与选择比有密切的关系，因为非均匀性刻蚀会产生额外的过刻蚀。保持硅片的均匀性是保证制造性能一致的关键。难点在于刻蚀工艺必须在刻蚀具有不同图形密度的硅片上保证均匀性，例如图形密的硅片区域，大的图形间隔和高深宽比图形。均匀性的一些问题是因为刻蚀速率和刻蚀剖面与图形尺寸和密度有关而产生的。刻蚀速率在小窗口图形中较慢，甚至在具有高深宽比的小尺寸图形上刻蚀居然停止。例如，具有高深宽比硅槽的刻蚀速率要比具有低深宽比硅槽的刻蚀速率慢 (见图 16.9) 。这一现象被称为深宽比相关刻蚀(ARDE) ，也被称为微负载效应。为了提高均匀性，必须把硅片表面的 ARDE 效应减至最小。16． 2． 6残留物刻蚀残留物是刻蚀以后留在硅片表面不想要的材料。它常常覆盖在腔体内壁或被刻蚀图形的底部。它的产生有多种原因，例如被刻蚀膜层中的污染物、选择了不合适的化学刻蚀剂 (如刻蚀太快 )、腔体中的污染物、膜层中不均匀的杂质分布。刻蚀以后的残留物有不同的名称，包括长细线条、遮蔽物、冠状物和栅条。长细线条是一些没有完全去除干净的细小的被刻蚀材料残留物，具有电活性，能在图形之间形成不希望的短路。刻蚀残留物是 IC制造过程中的硅片污染源，并能在去除光刻胶过程中带来一些问题。为了去除刻蚀残留物，有时在刻蚀完成后会进行过刻蚀。在一些情况下，刻蚀残留物可以在去除光刻胶的过程中或用湿法化学腐蚀去掉。16． 2． 7聚合物聚合物的形成有时是有意的，是为了在刻蚀图形的侧壁上形成抗腐蚀膜从而防止横向刻蚀 (见图 16.10) ，这样做能形成高的各向异性图形，因为聚合物能阻挡对侧壁的刻蚀，增强刻蚀的方向性，从而实现对图形关键尺寸的良好控制。这些聚合物是在刻蚀过程中由光刻胶中的碳转化而来并与刻蚀气体 (如 C2F4)和刻蚀生成物结合在一起而形成的。能否形成侧壁聚合物取决于所使用的刻蚀气体类型。这些侧壁聚合物很复杂，包括刻蚀剂和反应的生成物，例如，铝、阻挡层的钛、氧化物以及其他无机材料。聚合物链有很强的难以氧化和去除的碳氟键，然而，这些聚合物又必须在刻蚀完成以后去除，否则器件的成品率和可靠性都会受到影响。这些侧壁的清洗常常需要在等离子体清洗工艺中使用特殊的化学气体．或者有可能用强溶剂进行湿法清洗后再用去离子水进行清洗 (参看下面的章节 )。非常遗憾，聚合物淀积得一个不希望的副作用是工腔中的内部部件也被聚合物覆盖，刻蚀工艺腔需要定期的清洗来去除聚合物或替换掉不能清洗的部件。16.2.8 等离子体诱导损伤包含带能离子、电子和激发分子的等离子体可引起对硅片上的敏感器件引起等离子体诱导损伤。一种主要的损伤是非均匀等离子体在晶体管栅电极产生陷阱电荷，引起薄栅氧化硅的击穿。差的设备或在优化的工艺窗口之外进行刻蚀工艺会使等离子体变得不均匀。另一种器件损伤是能量离子对曝露的栅氧化层的轰击。在刻蚀过程中，这种损伤在刻蚀的时候能在栅电极的边缘发生。等离子体损伤有时可以通过退火或湿法化学腐蚀消除。16.2.9 颗粒沾污等离子体带来的硅片损伤有时也由硅片表面附近的等离子体产生的颗粒沾污而引起。研究表明，由于电势的差异，颗粒产生在等离子体和壳层的界面处。当没有了等离子体时，这些颗粒就会掉到硅片表面。氟基化学气体等离子体比氯基或溴基等离子体产生较少的颗粒，因为氟产生的刻蚀生成物具有较高的蒸气压。颗粒沾污的控制可通过优化刻蚀设备，合适的操作和关机，对被刻蚀的膜层选用合适的化学气体。