10000920_二维材料VSe2的制备及其对Cu2ZnSn(S,Se)4电池背接触的调控

二维材料VSe 2的制备及其对Cu 2ZnSnS,Se4电池背接触的调控 曾玉 1，高守帅 1，李秀玲 1，武旭 2，周志强 1，敖建平 1，孙云 1, 张毅 1* 1.天津市光电子薄膜器件与技术重点实验室 南开大学电子信息与光学工程学院 天津 300350 2.中国科学院物理研究所 北京 10090 摘要 背界面的钝化对于提升Cu 2ZnSnS,Se4CZTSSe电池性能起着重要作用，本文利用电子束 蒸发V膜后硒化的方法，在400℃硒化条件下成功制备得到单晶的二维材料VSe 2纳米片，并将其 应用在Mo/CZTSSe 背界面处。理论和实验都表明，VSe 2纳米片的引入有利于促进背电极空穴的 收集以及电子的传输；降低背部势垒，减少背界面复合，有效的降低串联电阻值；实现CZTSSe 器件效率的提高以及性能的提升。 关键词CZTSSe薄膜、TMD、VSe 2、串联电阻 1.研究背景与内容 在CZTSSe电池的高温硒化制备过程中为了抑制Sn元素流失以及CZTSSe的分解，一般都使 用较高的硒分压进行退火处理。此时，Mo很容易被硒化形成较厚的MoSe 2界面层。当MoSe 2界 面层很厚时，增大了背部势垒，载流子的输运就会受到阻挡，界面复合会严重，增大了串阻， 恶化了器件性能[1]。然而，和MoSe 2相比，同为二维过渡金属硫族化合物（TMD）材料中的 VSe2材料具有更优异的性质，比如具有超高的导电率[2]，优异的电荷存储能力 [3]，固有的铁磁 性质[4]等，目前已经有人将其应用在超级电容器、锂电池、CdTe电池[5]等领域。因此本文的 主要研究内容主要有 （1）先用电子束蒸发钒膜，后在真空腔室硒化的方法制备VSe 2纳米片。 （2）在Mo/CZTSSe界面嵌入VSe 2纳米片，与没有VSe 2的CZTSSe器件对比，进行了J-V、QE测 试研究。 （3）利用wxAMPS软件对MoSe 2/CZTSSe、 MoSe2/VSe2/CZTSSe和VSe 2/CZTSSe三种器件结构 的能带匹配、器件性能进行了对比分析。 2.研究结果与讨论 2.1 VSe2纳米片的制备及其光学特性 图1400℃硒化条件下在 Mo衬底上制备的VSe 2纳米片aXRD图bSEM图 先在玻璃衬底上用电子束沉积钒膜，再在350℃、400℃、450℃和500℃不同硒化条件下硒 化得到VSe 2薄膜，实验结果证明在400℃下VSe 2结晶质量最佳。然后在钼衬底上制备VSe 2，最 后得到如图1a所示的以00L方向择优生长的VSe 2单晶，且无其它杂质生成，从图1b可以看 到VSe 2纳米片表面致密，单片VSe 2纳米片大小约200-600nm。 2.2 VSe2在CZTSSe电池中的应用 图2 Mo/CZTSSe和Mo/VSe 2/CZTSSe两种不同结构的CZTSSe器件的 aJ-V测试结果 b串阻和效率的关系 图，其中包含8个小电池 c由J-V 结果拟合的串联电阻R S dEQE曲线图。 用溶胶凝胶的方法制备了CZTSSe吸收层，并对Mo/CZTSSe和 Mo/VSe2/CZTSSe两种不同结 构的CZTSSe器件进行性能测试。图2a是两种不同结构的J-V曲线，界面处VSe 2薄膜的引入， 有效的提高了开压和填充因子，器件效率由原来的5.6提高到 6.8。并且从图bc中可以发现 效率的提高主要是因为串联电阻的降低。从图（d）还发现，VSe 2的存在可以提高吸收层对光 的吸收，使得吸收层外量子效率得到增大，短路电流有一定的提升。这可以解释为层状的VSe 2 薄膜可以提高光的反射率，促进入射光的二次利用。 2.3 wxAMPS软件模拟仿真 图3aMoSe 2/CZTSSe bMoSe2/VSe2/CZTSSe cVSe2/CZTSSe三种不同结构的器件带隙匹配。 用wxAMPS软件模拟了三种不同结构的 CZTSSe的带隙匹配情况，如图3所示我们分别将a bc对应的器件命名为cell-a、cell-b和cell-c，从图3a可以看到过厚的1μmMoSe 2与CZTSSe界 面处的接触势垒抑制了电子的传输和空穴的收集，此时VSe 2的引入却可以起到一个重要的作用。 当VSe 2很薄时50nm如图3b ，由于VSe 2具有超高导电率， VSe2/MoSe2界面之间电子可以隧穿 过去；在VSe 2/CZTSSe界面之间，合适的带隙和功函数匹配使得无接触势垒的存在，更有利于 电子往吸收层运输，空穴被背电极收集。当VSe 2厚度增大到 100nm可以阻挡MoSe 2生成时如图 3c，更有利于电子传输与空穴收集。 图4三种不同结构的CZTSSe 器件的仿真 J-V曲线 图4是以上三种不同结构的CZTSSe器件的仿真J-V 曲线对比图，结果和预测的一样，VSe 2的 引入，串联电阻从原来的1.16Ω 降到0.4Ω ，当MoSe 2被抑制时，串联电阻可以下降到 0.06Ω，器 件效率可以提升到9.1。 结论 在CZTSSe薄膜电池的背界面处嵌入二维材料VSe 2纳米片，因其合适的带隙匹配以及较高的 导电率，可以有效的降低背部势垒，减少背界面处的复合，降低串联电阻，提高填充因子，最 后实现器件效率的提升。 致谢 本工作感谢国家自然基金（项目号51572132, 61674082）；天津市自然科学基金重点项目 （项目号16JCZDJC30700）；“扬帆计划” 引进创新创业团队专项资助（项目编号 2014YT02N037）；天津市光电子薄膜器件与技术重点实验室支持。 参考文献 [1]. Gao, S., et al., Tailoring MoS,Se2 structure for high efficient Cu2ZnSnS,Se4 solar cells. Solar Energy Materials and Solar Cells, 2018. 176 p. 302-309. [2]. Zhang, Z., et al., Van der Waals Epitaxial Growth of 2D Metallic Vanadium Diselenide Single Crystals and their Extra-High Electrical Conductivity. Adv Mater, 2017. 2937. [3]. Wang, Y., et al., VSe2/graphene nanocomposites as anode materials for lithium-ion batteries. Materials Letters, 2015. 141 p. 35-38. [4]. Liu, Z.-L., et al., Epitaxially grown monolayer VSe2 an air-stable magnetic two-dimensional material with low work function at edges. Science Bulletin, 2018. 637 p. 419-425. [5]. Gao, J., et al., Preparation of vanadium diselenide thin films and their application in CdTe solar cells. Thin solid Films, 2014. 550 p. 638-642. 作者简介 作者曾玉 通讯作者张毅 主要研究方向化合物光伏材料与器件（CIGS太阳电池、CZTSSe太阳电池）研究 Email yizhangnankai.edu.cn 通信地址天津市津南区海河教育园区同砚路38号南开大学盛帆楼。 邮政编码300350